(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平4-288812

(43)公開日 平成4年(1992)10月13日

(51) Int.Cl.*		識別記号	庁内整理番号	FI	技術表示箇所
HOIL	21/02	Z	8518 - 4M		
C 2 3 C	14/56		8414 - 4K		
HOIL	21/68	· A	8418 - 4M		
// H05H	13/04	Α	9014 - 2G		
				•	

審査請求 未請求 請求項の数3(全 5 頁)

		佐良明水 木崎水 明水項の数3(主 3)
(21)出願番号	特願平3-52861	(71)出願人 000005223
		富士通株式会社
(22)出願日	平成3年(1991)3月18日	神奈川県川崎市中原区上小田中1015番地
		(72)発明者 宮内 ▲栄▼三
	•	神奈川県川崎市中原区上小田中1015番地
		富士通株式会社内
		(72)発明者 岡村 茂
		神奈川県川崎市中原区上小田中1015番地
		富士通株式会社内
	•	(72)発明者 久継 ▲徳▼重
	·	神奈川県川崎市中原区上小田中1015番地
		富士通株式会社内
		(74)代理人 弁理士 伊東 忠彦 (外2名)


(54) 【発明の名称】 半導体製造装置

(57)【要約】

【目的】 本発明はマルチチャンパで連続的に処理を行う半導体製造装置に関し、高真空プロセス中の微細な塵埃をも除去することを目的とする。

【構成】 マルチチャンパ2の各チャンパ5 a, 5 b, …, 及び搬送路 6 に光源 8 より放射光を照射する。各チャンパ壁面と試料台 4 との間に第 1 の電源 9 を設け、搬送路 6 壁面と搬送レール7 との間に第 2 の電源 1 0 を設ける。そして、放射光によりイオン化された塵埃をチャンパ壁面、搬送路壁面に付着させる。

本発胡の原理構成器



1

【特許請求の範囲】

【請求項1】 試料(3)を試料台(4)に載置して、 真空下で所定の処理を行うチャンパ(5a.5b,…) が連設されたマルチチャンパ(2)と、該マルチチャン パ (2) の各チャンパ (5 a、5 b、…) のそれぞれに 連結され、搬送レール(7)により該試料(3)を該各 チャンパ (5 a. 5 b. …) に搬送するための搬送路 (6) と、該搬送路 (6) の水平方向全域より該マルチ チャンパ (2) の各チャンパ (5 a, 5 b, …) に所定 のシンクロトロン放射 (SOR) 光を照射して所定の処 理を行うと共に塵埃をイオン化させる光源(8)と、該 試料台(4)と該マルチチャンパ(2)の各チャンパ (5 a, 5 b, …) の壁面との間に電圧を印加して所定 極性に帯電させ、該光源 (8) からのSOR光によりイ オン化された該各チャンパ(5 a、5 b、…)内の塵埃・ を、該各チャンパ(5a,5b.…)壁面に付着させる 第1の電源 (9) と、を有することを特徴とする半導体 製造装置。

【請求項2】 前記搬送路(6)の壁面と前記搬送レール(7)との間に電圧を印加して所定極性に帯電させ、前記光源(8)からのSOR光によりイオン化された該搬送路(6)内の塵埃を、該搬送路(6)の壁面に付着させる第2の電源(10)を設けることを特徴とする請求項1記載の半導体製造装置。

【請求項3】 前記光源(8)は、前記所定の放射光を、垂直方向に走査して前記マルチチャンパ(2)の各チャンパ(5a,5b.…)及び前記搬送路(6)に照射することを特徴とする請求項1又は2記載の半導体製造装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、マルチチャンパで連続的に処理を行う半導体製造装置に関する。

【0002】近年、250Mbや1MbクラスのDRAM (ダイナミックRAM)等のULSI (超LSI)集積回路の開発が盛んに行われており、この種の集積回路は最小寸法ルールが極めて小さく、いわゆるディーブサブミクロン領域となる。これに伴い、結晶材料の加工や成膜において極めて高品質、高均質性が要求されている。そのため、極めて微細な塵埃をも除去する必要がある。

[0003]

【従来の技術】ULS 1集積回路を製造するにあたり、 最小寸法ルールは 0.3 μ m以下であり、半導体膜、金 属膜、酸化膜等の極薄化及び膜質の均一化、均質化が必 要であると共に、不純物の深さ方向分布が超浅構造にせ ざるを得なく、金属膜や酸化膜と半導体膜との相互拡散 を防止する必要がある。また、多層配線工程でシャープ なパターン形成、段越え配線が必要であり、アスペクト 比(パターンの高さと幅の比)が大きくなるのを防止 50

し、線間接近での容量増加及びクロストーク等の増加を 防止する必要がある。さらに、ストレスや高電流密度に より、基板の原子集団が原子状粒子となって基板上を転 がるマイグレーションが生じることから金属膜は完全単

結晶に近いものにする必要がある。

【0004】これらの条件を満足するために、製造段階においては超高真空雰囲気で処理するクリーンプロセスで行う必要があり、マルチチャンバ装置が使用される。すなわち、ウエハ試料を大気に曝さず、清浄雰囲気で各工程を処理できることは、低温での処理が可能であり、これが上記条件を満足させる一つの要因となる。

[0005]

【発明が解決しようとする課題】しかし、マルチチャン パ内を超高真空にする場合、ある程度の大きさの塵埃は 除去することができるが、大分子、クラスタ等の敵細な 塵埃まで除去することができない。半導体プロセスにお ける微細性や高精細性への要求が高まるにつれてて微細 な塵埃が影響を及ぼすという問題がある。

【0006】そこで、本発明は上記課題に鑑みなされた もので、高真空プロセスの中に微細な塵埃をも除去する 半導体製造装置を提供することを目的とする。

[0007]

【課題を解決するための手段】図1に、本発明の原理構 成図を示す。図1の半導体製造装置1において、2はマ ルチチャンパであり、試料3を試料台4に載置して、真 空下で所定の処理を行うチャンパ5 a. 5 b. …が連設 される。6は搬送路であり、該マルチチャンパ2の各チ ャンパ5a,5b,…のそれぞれに連結され、搬送レー ル7により該試料3を該各チャンパ5a.5b,…に搬 30 送する。8は光源であり、該搬送路6の水平方向全域よ り該マルチチャンパ2の各チャンバ5a,5b,…に所 定のSOR光を照射して所定の処理を行うと共に、塵埃 をイオン化させる。9は第1の電源であり、該試料台4 と該マルチチャンパ2の各チャンパ5 a, 5 b, …の壁 面との間に電圧を印加して所定極性に帯電させ、該光源 8からのSOR光によりイオン化された該各チャンパ5 a, 5 b, …内の塵埃を、該各チャンパ 5 a, 5 b, … 壁面に付着させる。

【0008】また、適宜前記搬送路6の壁面と前記搬送レール7との間に電圧を印加して所定極性に帯電させ、前記光源8からの放射光によりイオン化された該搬送路6内の塵埃を、該搬送路6の壁面に付着させる第2の電源10を設け、また、前記光源8が、前記所定のSOR光を、垂直方向に走査して前記マルチチャンパ2の各チャンパ5a、5b、…及び前記搬送路(6)に照射する。

[0009]

【作用】図1に示すように、光顔8からのSOR光をマルチチャンパ2の各チャンパ5a.5b.…及び搬送路6に照射する構成とし、各チャンパ5a.5b.…の壁

面と試料台4間に第1の電源を接続し、適宜搬送路6の 壁面と搬送レール7間に第2の電源を接続している。ま た、必要に応じてSOR光を垂直方向に走査する。すな わち、各チャンパ5 a、 5 b、…内及び搬送路 6 内に S OR光を照射することにより各内部に存在する塵埃をイ オン化するものである。このイオン化された塵埃を、第 1及び第2の電源9、10により所定極に帯電された各 チャンパ5a, 5b, …の壁面および搬送路6の壁面に 付着して除去するものであ。これにより、大分子やクラ スタ等の微細な塵埃をも除去することが可能となる。

【実施例】図2に、本発明の一実施例の構成図を示す。 図2において、半導体製造装置1は、チャンパ5a~5 f が連設されたマルチチャンバ2が、搬送路6とゲート パルプ11を介して連結される。各チャンパ5a~5f には試料としてシリコン等のウエハ3を載置する試料台 4が設けられる。例えばチャンパ5aではウエハ3の表 面をクリーニングし、チャンパ5bでは結晶成長させ、 チャンパ5cではイオン注入によりドーピングを行い、 チャンパ5 dではエッチングを行い、チャンパ5 eでは 20 絶縁膜を形成し、そしてチャンパ5fでは金属膜を形成 してシリコン等の半導体製造を行う。

[0010]

【0011】また、搬送路6の両端にはそれぞれゲート パルプ11を介してロードロック室12 a. 12bが設 けられ、このロードロック室12aより、ウエハ3が収 納されたウエハカセット13が搬送路6内の搬送レール 7上をトロッコ(図示せず)により移動する。この搬送 レール7は、セラミック等の絶縁物で形成され、表面に 金属メッキ等を施されてチャンパ5a, 5b, …とは電 気的に絶縁状態となっている。また、搬送路6の側面の 30 水平方向全域にピームライン14が設けられて、光源8 より搬送路6及びチャンパ5a,5b,…にシンクロト ロン放射(SOR)光を照射する。なお、光源8につい ては図3において説明する。

【0012】また、各チャンパ5a~5fは、壁面と試 料台4との間に第1の電源が接続されて、壁面を負の極 性に帯電させる。また、搬送路6の壁面と搬送レール7 (又はトロッコ) との間に第2の電源が接続されて、搬 送路6の壁面を負の極性に帯電させている。なお、マル テチャンパ 2、搬送路 6、光源 8、ピームライン 1 4 は、超高真空状態に維持されている。

【0013】ここで、図3に、本発明の光源を説明する ための図を示す。図3(A)はSOR光源を使用するシ ステムを示したもので、図3(B)はSOR光の特性の グラフを示したものである。いま、図3 (A) におい て、SOR光源8は、電子が入射したSORリング8a により接線上に光を放射するもので、それぞれのクリー ンルーム1、11において種々の処理の光源として使用さ れる。例えば、クリーンルーム口では主に超微細加工処 理として、4月光、結晶加工、結晶成長、蛍光分析、結晶 50 して電界で壁面に付着させるために、第1の電源9から

制御に用いられ、クリーンルーム【では主に大面積薄膜 の成長、加工、マルチチャンパにおけるS 〇 R 光前処 理、及び本発明の半導体製造装置1のマルチチャンパ2 における水平方向に長いビーム形状の形でプロセス処理 を行う場合に用いられる。

【0014】このSOR光源8より放射されるSOR光 は、図3(B)に示すように、可視光からX線までの極 めて広い波長(エネルギー)範囲に亘る白色光であり、 総ての原子等をイオン化できることを意味する。すなわ 10 ち、種々の材料を構成する分子や原子の内殻電子や価電 子を励起することができるもので、材料結晶格子のポン ドを弱めたり、切断したりできることを意味する。従っ て、真空中に浮遊したり、ウエハ3に付着している分子 を含む塵埃(大分子やクラスタ)にSOR光を照射する と、高い確率でイオン化させることができる。

【0015】なお、図4に、本発明の放射光を説明する ための図を示す。図4において、ビームライン14内 に、片側をヒンジ15で回動可能にSOR光と水平方向 で同じ幅の反射鏡16を設けて、SOR光顔8からのS OR光を各チャンバ5a~5f及び搬送路6の垂直方向 に走査するものである。SOR光源8からのSOR光 は、反射鏡16への入射前は垂直方向で1~2㎝幅のも のであり、該反射鏡16を垂直方向に所定角度範囲で回 動させて、反射後の幅を十数cmに広げられる。すなわ ち、SOR光が上下に走査されることとなり搬送路6の 全空間、又はチャンパ5a~5f内のウエハ3付近の空 間の塵埃(分子も含む)を容易に処理することができ る.

【0016】次に、図5に、本発明の塵埃除去を説明す るための図を示す。図5は、図2における左側断面を示 したもので、チャンパ5fにSOR光を照射する場合を 示している。図5において、いま、SOR光は、搬送路 6 内の空間及び表面付近の塵埃(分子を含む)に対し、 光イオン化作用を行い、生じたイオンはSOR光のよう なエネルギの高い光により励起されると、単価イオン、 多価イオン又はその集合体となる。これが搬送路6の内 壁面と搬送レール7間の第2の電源10による電界によ って、相対的に負極性に帯電された壁面に、該第2の電 源10の印加電圧Vcに応じて、注入や被覆の形で付着 される.

【0017】また、チャンパ5f(他のチャンパ5a~ 5 e も同様) は、搬送路 6 を通り抜けたSOR光を導入 する。チャンパ5a~5fでは、処理によってはSOR 光により薄膜の形成、精細エッチング、イオン注入した 結晶のアニール等を行うと共に、前述と同様にチャンパ 空間内の塵埃(ウエハ3上の分子も含む)をイオン化し チャンバ5a~5fの壁面に、第1の電源9で印加され る電圧 V に応じて堆積という形で付着させる。なお、 この場合、ウエハ3上に付着している大分子をイオン化 5

の印加電圧が高く設定される場合もある。

【0018】このように高真空プロセス中で従来不可能であった微細な塵埃を除去することができ、除去は、所定の処理の前段階でいわゆるルーチン的に一工程として行ってもよく、また処理中でリアルタイムに行うこともでき経済的となる。


[0019]

【発明の効果】以上のように本発明によれば、高真空中のマルチチャンパの各チャンパ及び搬送路に放射光を全幅領域で照射し、塵埃をイオン化してチャンパ、搬送路 10 に付着させることにより、高真空プロセス中で微細な塵埃をも除去することができ、各処理における歩留りを向上させることができる。

【図面の簡単な説明】


【図1】本発明の原理構成図である。

(**2**2)



[図4]

本発明の放射光を説明するための図



【図2】本発明の一実施例の構成図である。

【図3】本発明の光源を説明するための図である。

【図4】本発明の放射光を説明するための図である。

【図 5】 本発明の塵埃除去を説明するための図である。


6


【符号の説明】

- 1 半導体製造装置
- 2 マルチチャンパ
- 3 試料 (ウエハ)
- 4 試料台
- 10 5a, 5b, … チャンバ
 - 6 搬送路
 - 7 搬送レール
 - 8 光源
 - 9 第1の電源
 - 10 第2の電源

(BI3)


本角等の光承を説明するための数






(図1)

本発明の原理構成図



[図5]

本発明の農埃除去を説明するための図



1/5/1 DIALOG(R)File 347:JAPIO (c) 2000 JPO & JAPIO. All rts. reserv.

03923712 **Image available**
SEMICONDUCTOR MANUFACTURING APPARATUS

04-288812 [JP 4288812 A] October 13, 1992 (19921013) MIYAUCHI EIZO

PUBLISHED:

INVENTOR(s):

OKAMURA SHIGERU

HISATSUGU NORISHIGE

APPLICANT(s): FUJITSU LTD [000522] (A Japanese Company or Corporation), JP

APPL. NO.:

FILED: INTL CLASS:

(Japan)
03-052861 [JP 9152861]
March 18, 1991 (19910318)
[5] H01L-021/02; C23C-014/56; H01L-021/68; H05H-013/04
42.2 (ELECTRONICS -- Solid State Components); 12.6 (METALS -Surface Treatment); 23.1 (ATOMIC POWER -- General)
Section: E, Section No. 1326, Vol. 17, No. 97, Pg. 99,
February 25, 1993 (19930225)

JAPIO CLASS:

JOURNAL:

ABSTRACT

PURPOSE: To remove fine dust in a high-vacuum process in a semiconductor manufacturing apparatus wherein continuous processing is performed in multiple chambers.

CONSTITUTION: Synchrotron radiation is emitted from a light source 8 and is applied to chambers 5a, 5b... of multiple chambers 2 and a conveying path 6. A first power supply 9 is provided between the wall surface of each chamber and a sample stage 4. A second power supply 10 is provided between the wall surface of the conveying path 6 and a conveying rail 7. Dust which is ionized by the synchrotron radiation is attached to the wall surfaces of the chambers and the wall surface of the conveying path.

